注目★★★★★Lobsters
CHERIoT の初号シリコン ICENI チップが完成、メモリ安全性を備えた組み込み RTOS へ
30秒で把握
- 1SCI Semiconductor が CHERIoT 初号シリコン ICENI チップを完成、250 MHz で動作・メモリ安全性と監査可能な割り込み制御を実現
- 2FPGA プロトタイプ (Sonata・SAFE) からのコード移行が容易・use-after-free まで含むメモリ安全バグを確定的に低減可能
- 3Embedded World と CHERI Blossoms で展示・Cambridge Computer Laboratory の 15 周年記念展でも展示開始
要約
SCI Semiconductor が CHERIoT ISA の初めてのシリコン実装である ICENI チップを完成させた。CHERIoT Ibex コア (最大 250 MHz) を搭載し、空間的メモリ安全性、ポインタインジェクション防止、確定的 use-after-free 保護、割り込み状態の監査可能制御を備えた完全な CHERIoT システムである。従来の FPGA プロトタイプ (Sonata ボード、Microsoft の SAFE) で動作するコードはそのまま本番移行でき、細粒度コンパートメンテーション と最小 TCB プログラミングモデルにより、バッファオーバーフロー から use-after-free まで確定的にメモリ安全バグを低減する。
あなたへの影響
この記事が日本のエンジニアに与える影響と、今日取るべきアクションは、Personal会員向けに掲載しています。
クレカ不要・いつでも解約